為什么示波器沒(méi)有接負(fù)極也有波形(示波器波形不在中間)

為什么示波器沒(méi)有接負(fù)極也有波形(示波器波形不在中間)

前沿拓展：

---

力科的DDRDebug Toolkit是一個(gè)針對(duì)DDR信號(hào)測(cè)試和調(diào)試的通用工具，通過(guò)這個(gè)工具我們可以簡(jiǎn)單地對(duì)DDR信號(hào)進(jìn)行信號(hào)質(zhì)量測(cè)試與評(píng)估，本文主要講解如何使用DDRDebug Toolkit對(duì)DDR4信號(hào)進(jìn)行測(cè)試，因?yàn)镈DR的測(cè)試原理和方法都比較相近，所以里面大部分的知識(shí)點(diǎn)對(duì)于其他的DDR信號(hào)也適用。

文中提到“DDR4”說(shuō)明僅對(duì)于DDR4適用，如果提到的是“DDR”說(shuō)明對(duì)所有DDR信號(hào)都適用。

測(cè)試需求：

測(cè)量DDR4信號(hào)有如下需求：

一臺(tái)13GHz及以上帶寬示波器，滿足要求的有帶寬在13GHz以上的WaveMaster 8ZI以及LabMaster10ZI示波器。

3個(gè)以上13GHz帶寬的差分探頭，滿足要求的是LeCroy的WaveLink+D1330+焊接探頭前端，探頭及前端顏色為藍(lán)綠色

DDR4 Debug Toolkit 軟件選件，在Support>About菜單下查看儀器是否包含這個(gè)選件。

3個(gè)以上L2.92APLINK適配器（僅用于LabMaster，WaveMaster不需要）

測(cè)試準(zhǔn)備

在測(cè)試之前，首先需要對(duì)通道進(jìn)行校正

示波器在連接探頭之后，會(huì)出現(xiàn)通道基線不在0V的情況，如下圖所示的C3，我們需要選擇C3通道，點(diǎn)擊“D1330”按鈕，進(jìn)入探頭設(shè)置界面。

點(diǎn)擊“AutoZero”按鈕，這時(shí)候基線會(huì)消失，示波器右下方會(huì)出現(xiàn)“Auto Zero”或者“Cablibration”之類(lèi)的字樣，估計(jì)耗時(shí)10秒左右

校準(zhǔn)完之后，基線恢復(fù)正常，并且處于0電平位置

測(cè)試之前需要保證各個(gè)通道的基線處于0V狀態(tài)

DDR測(cè)試也需要保證各個(gè)探頭之間沒(méi)有Skew，不同種類(lèi)的探頭的電延時(shí)也不相同，會(huì)產(chǎn)生Skew，如果有Skew需要對(duì)探頭的延時(shí)進(jìn)行校準(zhǔn)，由于DDR4測(cè)試能夠使用到的探頭只有D1330這一種，同種探頭的延時(shí)可以忽略不計(jì)，所以在做DDR4測(cè)試的時(shí)候一般不太需要做探頭的DeSkew。

校正通道之后，將探頭連接到被測(cè)件上

如下圖所示，將差分探頭連接到被測(cè)設(shè)備上，C1接CLK，C2接DQS，C3接DQ，CLK和DQS都是差分信號(hào)，直接使用探頭的正負(fù)兩端連接信號(hào)的正負(fù)兩端，DQ信號(hào)是單端信號(hào)，C3正端接DQ，負(fù)端在DQ附近找一個(gè)GND。

有的芯片有多組CLK，DQS以及DQ 信號(hào)，需要連接同一組信號(hào)。例如DQS0對(duì)應(yīng)的DQ0~DQ7，DQS1對(duì)應(yīng)到DQ8~DQ15，在連接C3如果連接的是DQ0，則C2應(yīng)該連接到DQS0。

現(xiàn)在很多DDR RAM都是使用BGA封裝，走線也有很多不是在表層，這種情況下建議使用RAM下面加入一個(gè)Interposer，將信號(hào)引出來(lái)，方便測(cè)試。

采集信號(hào)

做好測(cè)試準(zhǔn)備之后，可以開(kāi)始采集信號(hào)了，采集信號(hào)的時(shí)候需要注意以下幾點(diǎn)：

在采集波形的時(shí)候盡量讓波形占據(jù)儀器量程的75%以上CLK和DQS是差分信號(hào)，信號(hào)幅值一般是在2.4V左右的，可以將C1和C2垂直Scale設(shè)置為300~500mV/p，垂直O(jiān)ffset設(shè)置在0VDQ是單端信垂直Scale號(hào)，信號(hào)的幅值在1.2V左右，可以將C3設(shè)置為150~250mV/p，垂直O(jiān)ffset設(shè)置為600~800mV在測(cè)試的時(shí)候可以將C2(DQS)作為觸發(fā)源，觸發(fā)電平為0V，或者使用C3(DQ)作為觸發(fā)源，觸發(fā)電平設(shè)置為0.6~0.8V測(cè)試的時(shí)候最好讓被測(cè)設(shè)備有大量的讀寫(xiě)數(shù)據(jù)

下圖是捕獲到的DDR4的信號(hào)，有些時(shí)候焊接容易將探頭的正負(fù)兩端焊反，我們可以根據(jù)信號(hào)的情況來(lái)做一些判斷。

所有DDR的信號(hào)符合以下的特點(diǎn)，如果量測(cè)到的信號(hào)有差別請(qǐng)看一下探頭正負(fù)極是否接反了，另外需要注意的是測(cè)試點(diǎn)需要選取在要在距離芯片走線長(zhǎng)度相同的位置，對(duì)于一般的FR4 PCB板來(lái)說(shuō)，信號(hào)在板內(nèi)的速率大概在5inch/ns左右，焊接點(diǎn)每10個(gè)mil的偏差會(huì)導(dǎo)致2ps的信號(hào)Skew，如果需要以過(guò)孔作為焊接點(diǎn)時(shí)一定需要注意。

CLK信號(hào)和DQS信號(hào)相位相同在RAM附近測(cè)量，讀信號(hào)幅值比寫(xiě)信號(hào)高在CPU附近測(cè)量，讀信號(hào)幅值比寫(xiě)信號(hào)低

讀信號(hào)，DQS和DQ信號(hào)是邊沿對(duì)齊寫(xiě)信號(hào)，DQS和DQ信號(hào)是中心對(duì)齊讀信號(hào)，DQS前導(dǎo)信號(hào)是向下的寫(xiě)信號(hào)，DQS前導(dǎo)信號(hào)是向上的

按照上述的規(guī)則，我們可以看出下圖中捕獲的是一個(gè)DDR4的讀信號(hào)，而且CLK信號(hào)的極性是反向的，我們需要選擇C1，在右下角勾選Invert選項(xiàng)，對(duì)CLK信號(hào)進(jìn)行反向。在測(cè)試點(diǎn)偏差太大的情況下，我們也可以通過(guò)Deskew來(lái)調(diào)節(jié)通道的延時(shí)，保證軟件能夠進(jìn)行正常的讀寫(xiě)分離，但是這個(gè)時(shí)候測(cè)量到的tDH/tDS等時(shí)序參數(shù)是沒(méi)有參考價(jià)值的，主要用來(lái)測(cè)電平。

DDR分析的時(shí)候需要有足量的讀寫(xiě)信號(hào)，在測(cè)試DDR4的時(shí)候，建議使用40GS/s的采樣率捕獲4Mpts的波形，如果讀寫(xiě)信號(hào)不是很充足的情況下，建議反復(fù)使用“Single”，直到捕獲到合適的信號(hào)。

捕獲到信號(hào)之后，建議先測(cè)一下CLK的頻率，時(shí)鐘頻率×2就是DDR的速率，下圖所示的是一個(gè)DDR41600信號(hào)

測(cè)量分析

選擇Analysis→DDR Debug，進(jìn)入DDR Debug設(shè)置菜單，DDRDebug共有6頁(yè)菜單，其中第1頁(yè)是對(duì)通道和測(cè)測(cè)試信號(hào)的基本配置，第2頁(yè)是眼圖測(cè)試設(shè)置，第3頁(yè)是抖動(dòng)測(cè)試設(shè)置，第4頁(yè)是DDR相關(guān)的參數(shù)測(cè)量的設(shè)置，第5頁(yè)是定量分析的設(shè)置，第6頁(yè)是Vref電平的配置。下面分別介紹DDRDebug中各個(gè)選項(xiàng)的功能。

在“Protocol”處選則協(xié)議類(lèi)型，在“Speed Grade”處選擇信號(hào)速率，默認(rèn)設(shè)置是“DDR4”和“1600”，如果被測(cè)信號(hào)正好是DDR41600的話，請(qǐng)將“Speed Grade”先改成其他值，再設(shè)置成1600，否則無(wú)法進(jìn)行讀寫(xiě)分離；如果不是標(biāo)準(zhǔn)速率，也可以選擇“Custom”，在“Cumstom Speed”中輸入DDR的信號(hào)速率。

右側(cè)是對(duì)連接方式的定義，我們?cè)谝婚_(kāi)始建議C1CLK，C2DQS，C3DQ就是按照這個(gè)默認(rèn)設(shè)置，如果連接方式不同我們也可以按照自己的連接方式來(lái)設(shè)置，信號(hào)的來(lái)源可以是通道、縮放、存儲(chǔ)的波形以及經(jīng)過(guò)運(yùn)算的波形。

在DDR的測(cè)試中，主要包括時(shí)序和電平，時(shí)序中比較重要的是DQSDQ以及CLKDSQ這兩組，其中DQSDQ尤為重要，所以我們一般以DQ的讀寫(xiě)信號(hào)作為第一個(gè)眼圖，以DQS作為第二個(gè)眼圖，以DQS作為參考，如果要測(cè)CLKDQS這組信號(hào)的話，以DQS作為一個(gè)眼圖，CLK作為第二個(gè)眼圖，CLK作為參考。

DDR4在測(cè)試的時(shí)候需要設(shè)置Vref等電平，一般可以使用“Auto Calc Vref”來(lái)自動(dòng)計(jì)算，也可以手動(dòng)輸入，具體的值在第6頁(yè)“Custom Threshold”中設(shè)置。

勾選“Enable Eye Meas.”、“Show Eye”和“Show 2nd Eye”顯示眼圖，如下圖所示，綠色的就是我們選擇的第一個(gè)眼圖，黃色的是我們選擇的第二個(gè)眼圖，如果需要顯示眼圖模板，選擇“Show Mask”。

DDR Debug能夠同時(shí)進(jìn)行4組測(cè)試，一般我們使用兩組，一組用于讀，一組用于寫(xiě)，選擇Copy按鈕可以復(fù)制設(shè)置。

將View2的"Analysis Type"設(shè)置成“DQRead”，如下圖所示，View1測(cè)的是寫(xiě)信號(hào)，View2測(cè)的是讀信號(hào)。

勾選“Enable Jitter Meas.”顯示抖動(dòng)測(cè)試結(jié)果，可以看一下信號(hào)的抖動(dòng)情況，需要注意的是，必須要有足夠多的讀寫(xiě)波形才能進(jìn)行抖動(dòng)測(cè)試

DDR Debug Toolkit能同時(shí)測(cè)量12組測(cè)試數(shù)據(jù)

支持共15種測(cè)量參數(shù)類(lèi)型

DDR4Debug有些測(cè)量參數(shù)可以指定信號(hào)來(lái)源，如VL、VH等和電平相關(guān)的參數(shù)，可以CLK、DQS或者是DQ，有些參數(shù)信號(hào)來(lái)源是固定的，如tDS，這個(gè)參數(shù)是DQ相對(duì)DQS的Setup time，來(lái)源是固定的DQ和DQS。

測(cè)量可以顯示參數(shù)的最大值、最小值、平均值以及數(shù)目。

在Measurement Zoom區(qū)域選擇“Enable”可以對(duì)具體測(cè)試項(xiàng)的具體的測(cè)試信號(hào)進(jìn)行放大

如圖中View1是指的我們前面所說(shuō)的寫(xiě)信號(hào)，如要對(duì)讀信號(hào)放大可以選擇View2；Measure選7是指的對(duì)第7個(gè)測(cè)試項(xiàng)放大，對(duì)應(yīng)我們下圖所示的tDH; “Zoom to”可以選擇Max、Min、First和Last，分別找到當(dāng)前測(cè)試項(xiàng)所對(duì)應(yīng)的波形位置，如下圖所示的例子，tDH最大值所對(duì)應(yīng)在第7906個(gè)測(cè)量波形

有時(shí)候在測(cè)DDR的時(shí)候會(huì)有一些不可抗拒因素產(chǎn)生的干擾，例如在SRAM附近測(cè)到的讀信號(hào)或多或少會(huì)有反射，這個(gè)基本上很難消除，讀信號(hào)眼圖如下。

下圖中黃圈所在的位置很有可能就是信號(hào)反射造成的結(jié)果，眼圖中間的橫線就是類(lèi)似這樣的反射會(huì)造成的。

如果我們勾選了“include only first 8 bit”之后，眼圖質(zhì)量有所好轉(zhuǎn)，至少橫在正中間的那個(gè)信號(hào)已經(jīng)不在了。

"選擇 Ignore first 3bit"之后，眼圖質(zhì)量以及很不錯(cuò)了，這時(shí)候我們?cè)偃y(cè)量信號(hào)的時(shí)序，如tDS、tDH，就不會(huì)受到反射信號(hào)的干擾了。

當(dāng)然，測(cè)量DDR的時(shí)候，最好是找到合適的測(cè)試點(diǎn)(靠近SRAM測(cè)試寫(xiě)，靠近主控測(cè)試讀)，這樣一般就不會(huì)出現(xiàn)反射的情況，這時(shí)候也用不到這個(gè)功能，如果實(shí)在是信號(hào)中有比較多的反射的話，就使用這個(gè)設(shè)置來(lái)濾除一些“差”的干擾信號(hào)吧。

測(cè)試點(diǎn)選取原則

最后再講一下DDR測(cè)試點(diǎn)選取的一般原則，即：測(cè)讀信號(hào)盡量靠近CPU，測(cè)量寫(xiě)信號(hào)盡量靠近RAM。

一方面，考慮到走線對(duì)信號(hào)的衰減，我們一般希望在靠近芯片的接收側(cè)對(duì)信號(hào)進(jìn)行量測(cè)，這樣，我們“看”到的信號(hào)和芯片“看”到的信號(hào)會(huì)更加接近。

另一方面，這樣也會(huì)減小反射。

探頭的接入或多或少會(huì)導(dǎo)致接入點(diǎn)的阻抗產(chǎn)生變化，原本100Ω左右的差分對(duì)走線在探頭連接處變成其他的值（例如50Ω），這樣信號(hào)會(huì)在這個(gè)點(diǎn)產(chǎn)生反射。

一般DDR的接收端阻抗的連續(xù)性沒(méi)有發(fā)送端好，所以信號(hào)在接收端也會(huì)產(chǎn)生反射。如果信號(hào)前進(jìn)過(guò)程中兩個(gè)反射點(diǎn)離得比較遠(yuǎn)，距離(單位為inch)>信號(hào)的上升時(shí)間(單位為ns)，會(huì)對(duì)信號(hào)產(chǎn)生比較明顯的影響，如果量測(cè)到的信號(hào)在上升沿有回溝或者在信號(hào)高低電平中間有凹陷，這些都是多次反射造成的。建議探頭的連接點(diǎn)在DDR信號(hào)的接收端，能減少這樣多次反射帶來(lái)的影響。

拓展知識(shí)：