清華大學(xué)開發(fā)超高速光電計(jì)算芯片，算力超3000倍

IT之家 10 月 30 日消息，據(jù)清華新聞網(wǎng)報(bào)道，清華大學(xué)自動化系戴瓊海院士、吳嘉敏助理教授與電子工程系方璐副教授、喬飛副研究員聯(lián)合攻關(guān)，提出了一種“掙脫”摩爾定律的全新計(jì)算架構(gòu)：光電模擬芯片，算力達(dá)到目前高性能商用芯片的 3000 余倍。

相關(guān)成果以“高速視覺任務(wù)中的純模擬光電芯片”（Allanalog photoelectronic chip for highspeed vision tasks）為題，以長文（article）形式發(fā)表在《自然》（Nature）期刊上。

報(bào)道稱，如果用交通工具的運(yùn)行時(shí)間來類比芯片中信息流計(jì)算的時(shí)間，那么這枚芯片的出現(xiàn)，相當(dāng)于將京廣高鐵 8 小時(shí)的運(yùn)行時(shí)間縮短到 8 秒鐘。

據(jù)介紹，在這枚小小的芯片中，清華大學(xué)攻關(guān)團(tuán)隊(duì)創(chuàng)造性地提出了光電深度融合的計(jì)算框架。從最本質(zhì)的物理原理出發(fā)，結(jié)合了基于電磁波空間傳播的光計(jì)算，與基于基爾霍夫定律的純模擬電子計(jì)算，“掙脫”傳統(tǒng)芯片架構(gòu)中數(shù)據(jù)轉(zhuǎn)換速度、精度與功耗相互制約的物理瓶頸，在一枚芯片上突破大規(guī)模計(jì)算單元集成、高效非線性、高速光電接口三個(gè)國際難題。

實(shí)測表現(xiàn)下，光電融合芯片的系統(tǒng)級算力較現(xiàn)有的高性能芯片架構(gòu)提升了數(shù)千倍。在研發(fā)團(tuán)隊(duì)演示的智能視覺任務(wù)和交通場景計(jì)算中，光電融合芯片的系統(tǒng)級能效（單位能量可進(jìn)行的運(yùn)算數(shù)）實(shí)測達(dá)到了 74.8 PetaOPS / W，是現(xiàn)有高性能芯片的 400 萬余倍。形象地說，原本供現(xiàn)有芯片工作一小時(shí)的電量，可供它工作 500 多年。

更進(jìn)一步，該芯片光學(xué)部分的加工最小線寬僅采用百納米級，而電路部分僅采用 180nm CMOS 工藝，已取得比 7 納米制程的高性能芯片多個(gè)數(shù)量級的性能提升。與此同時(shí)，其所使用的材料簡單易得，造價(jià)僅為后者的幾十分之一。

清華大學(xué)戴瓊海院士、方璐副教授、喬飛副研究員、吳嘉敏助理教授為該文的共同通訊作者，博士生陳一彤、博士生麥麥提?那扎買提、許晗博士為共同第一作者，孟瑤博士、周天貺助理研究員、博士生李廣普、范靜濤研究員、魏琦副研究員共同參與研究。該課題得到科技部 2030“新一代人工智能”重大項(xiàng)目、國家自然科學(xué)基金委基礎(chǔ)科學(xué)中心項(xiàng)目等的支持。

IT之家附論文鏈接：